# DATA PROCESSING DEVICE FOR ERROR DETECTION OF UNDEFINED LENGTH INSTRUCTION

Patent number: JP58035643
Publication date: 1983-03-02

Inventor: FUKUNAGA YASUSHI; BANDOU TADAAKI; HIRAOKA

YOSHINARI; HIRASAWA KOUTAROU; MATSUMOTO HIDEKAZU; IDE TOSHIYUKI; KATOU TAKESHI; NAKANISHI HIROAKI; KAWAKAMI TETSUYA

Applicant: HITACHI LTD;; HITACHI ENG CO LTD

Classification:

- international: G06F9/30; G06F9/36


- european: G06F9/30T; G06F9/30T2; G06F9/318; G06F11/08

**Application number:** JP19810132717 19810826 **Priority number(s):** JP19810132717 19810826

Report a data error here

### Abstract of **JP58035643**

PURPOSE:To improve the capability of error detection for undefined length instructions, by detecting errors on a basis of contents of the end flag, which is added to an operand designator, and the number of operands. CONSTITUTION: When an end flag E of an operand inputted to a decode processing end byte number detector 65 is (1), an output gate 301 is opened, and the number of bytes OSB of the operand designator on a bus 215 is outputted to a bus 214. In this case, unless a stop bit S of the operand designator is (1), it means that the number of operand designator is larger than the number of operands, and this is detected as an error. Then, an AND gate 304 is turned on to output a signal 105-3, and the error occurrence is transmitted to an address calculating unit of a CPU. Thus, the capability of error detection for undefined length instructions where the operand designator is used commonly for plural operands to be processed is improved.



Data supplied from the esp@cenet database - Worldwide

# THIS PAGE BLANK (USPTO)

# ⑩ 日本国特許庁 (JP)

#### ① 特許出願公開

# ⑩ 公開特許公報 (A)

昭58—35643

⑤Int. Cl.<sup>3</sup> G 06 F 9/30 9/36 11/08 識別記号

庁内整理番号 6745—5B 6745—5B

7257-5B

砂公開 昭和58年(1983)3月2日 発明の数 1審査請求 未請求

(全12頁)

図不定長命令のエラー検出を行うデータ処理装置

②特

願 昭56-132717

22出

願 昭56(1981)8月26日

⑫発 明

者 福永泰

日立市幸町3丁目1番1号株式 会社日立製作所日立研究所内

@発 明 者 坂東忠秋

日立市幸町3丁目1番1号株式 会社日立製作所日立研究所内

⑫発 明 者 平岡良成

日立市幸町3丁目1番1号株式

会社日立製作所日立研究所内

⑦発 明 者 平沢宏太郎

日立市幸町3丁目1番1号株式 会社日立製作所日立研究所内

⑫発 明 者 松本秀和

日立市幸町3丁目1番1号株式 会社日立製作所日立研究所内

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

⑭代 理 人 弁理士 髙橋明夫

最終頁に続く

#### 明 細 書

発明の名称 不定長命令のエラー検出を行うデータ処理装置

### 特許請求の範囲

発明の詳細な説明

本発明は、オペランドのアドレツッングモードを指定するオペランド指定子が処理の種類および オペランド数を指定するオペコード部分から独立 している不定長命令のエラーを検出するデータ処 理装置に関するものである。

オペランド指定子の長さは、アドレツシングモードに対応して任意に変り、命令の長さが可変であることからこのような命令を可変長命令と呼ぶ こともある。

「不定長命令」と「可変長命令」との間には特別の意味上の差異はなく、「不定長命令」なる用語を「可変長命令」なる用語に置き換えても同一の意味を持つ。しかし、ここでは、便宜上、本願発明が扱う命令を不定長命令、従来の命令を可変長命令と称している。

可変長のオペランド指定子を持つ命令体系として、公知の代表的な2つの例を次に示す。

1 つはパローズ社 (Burroughs Corporation) の計算機 B1700 を COBOL/RPG 向きのアーキテクチャとした時の命令フォーマントであり、 こ

れは、「B1700 COBOL/RPG-S-Language, 1058823-015, Copyright 1973,

Burroughs Corporation 」に示されている。

今1つの例は、DEC社(Digital Equipment Corporation)の計算機 VAX 11/780 のアーキテクチャが有する可変長となるオペランド指定子を持つ命令体系であり、これは、「VAX11 Architecture Handbook, Copyright 1979」およびUSP & 4236206 に示されている。

ととに示した従来の2つの命令体系では、オペランドの形式、アドレッシングモードを指定する 部分が、可変長のオペランド指定子で規定され、 オペコードから独立であるといつた特徴がある。

しかしながら、従来の可変長命令では、処理するオペランドの数と、処理するオペランドのアドレッシングモードを指定するオペランド指定子が 1対1に対応づけられており、例えば

 $A + B \rightarrow B$ 

 $A + B \rightarrow C$ 

とのような従来例にあつては、命令のエラー検 出が困難であつた。

本発明の目的は、複数個の処理するオペランド 数に対し、オペランド指定子を共用できる不定長 命令のエラー検出能力を向上させたデータ処理装 置を提供するにある。

本発明の特徴は、オペランドのアドレッシング モードを指定する各オペランド指定子にそれぞれ オペランド指定子の終了情報(以下フラングと呼 ぶ)を付加し、この終了フラングの内容と、オペ コードが指示するオペランドの数によりエラー検 出を行うようにしていることである。

つまり、A+B→Bという処理では、2つのオペランドを処理し、2つ目のオペランドに対しては、これを2度使用するということを、オペコードで特別に規定する必要があるからである。

もし、A+B→Bという処理で、オペランド数 を3とし、オペランド指定子を3つ用意すれば、 A+B→Bと、A+B→Cの区別を意識する必要 はないが、A+B→Bの処理では、全く同一のオ という2つの処理(オペレーション)に対し、2 つのオペコードを割当てる必要があつた。

具体的には、後述するが、オペコードデコード 手段がオペランドの最終であることを示す信号を 出力した時に、終了フラッグのセットが検出され ない場合当該命令をエラーとして検出するように していることである。

以下、まず、本願発明の対象である不定長命令を扱うデータ処理装置を図面を参照して詳細に説明する。

第1図は本発明が適用されるデータ処理システムの基本的な概念図である。

メモリ装置1と、複数の中央処理装置 2 が共通パス3 で接続されており、共通パス3を介して相互の間の情報交換が可能となつている。

メモリ装置1は、命令および命令が扱りオペランドを格納するメモリ部11と、この命令およびオペランドの銃み出し、書き込みを制御するメモリ制御部12で構成され、メモリ部11とメモリ制御部12はメモリパス13で接続されている。

ベランド指定子を2つ設ける必要があり、これは、 オペランド指定子そのものが、複数パイト(一般 に長いものは7パイト)をとる時、メモリの実装 効率を著しく低下し、好ましくない。

そもそも、 $A+B\rightarrow B$ と、 $A+B\rightarrow C$ の処理を 区別することは、メモリの実装効率を高める為に なされたものである。( $A+B\rightarrow B$ ではオペラン ド指定子を 2 つで済むようにした)

このように、従来の方式では、同一のオペランドを複数回使用する処理に対しては、他の同機能の処理と区別する必要があり、オペコードで指定可能な処理数に制限があつた。

尚 A + B → B という例で説明したが、 これは A - B → B という処理も同様であり、 A と B の演算をし、その結果を B に格納するという例の全てにいえることである。一般にこれを A ①P B → B と表現している。

メモリ装置1の動作については、特顧昭55-160758 号明細書に詳細に記載しているが、本 発明の要部とは直接関係ないので、この部分の詳 細説明は省略する。

中央処理装置 2 は、共通バス 3 に複数台接続可能で(図示では 2 台)、それぞれ、メモリ装置 1 より命令及びオペランドをアクセスして順次命令の処理をしていく。

ことでは高速化のため、一度説み出された命令、オペランドをそれぞれコピーしている命令キャッシュ21(高速パッフアメモリ)かよびオペランドキャシュ22(高速パッフアメモリ)を有し、また命令のフェッチ、デコード及びオペランドアドレス演算を行うIユニット23と、オペランドのフェッチおよび命令の実行を行うEユニットを有し、それぞれがパイプライン処理を行う例を示している。

このような、命令キャンシュ、オペランドキャンシュの使い方、或いは、 I ユニントと E ユニントがパイプライン処理すること自体は公知である。さて、第 2 図(A)は、中央処理装置 2 が扱う不定長命令のフォーマントを示している。

1つの命令は、1ないし数パイトで構成される

ランドが繰返し、使用される。

同一のオペランドを繰返し使用するには、いろいろな実現方法があるが、最も望ましい方法は、 最後のオペランド指定子を繰返し使用することで あろう。この点については後で詳細に述べる。

オペコードOPで指定するオペランド数と、オペランド指定子の数が不一致の例を次に説明する。 例えば、オペコードOPが加算処理の場合、そのフアングションは、

 $A + B \rightarrow C$ 

で、3つのオペランドを必要とするが、オペラン ド指定子が1つの場合は、

 $A + A \rightarrow A$ 

2つの場合は、

 $A + B \rightarrow B$ 

という処理が、同一のオペコードで可能となる。 オペランド指定子の具体的な例を第2図(B)に 示している。

ここでは、 *K*1~ *K*24の例を示し、そのフォーマットと、これに対応するオペラントを1対1

オペレーションコード ( これは通称、オペコード と呼ばれている ) O P と、終了フラング S を伴つ た 1 ないし複数パイトのオペランド指定子 O S 1 , O S 2 …… O S n から構成されている。

オペコード O P では、その命令の処理内容(処理の種類)、処理に必要なオペランドの数およびオペランドの属性(データ長、リード/ライトの区別、データタイプ:固定小数点/浮動小数点……等)が示される。

オペコード O P の後には、当該オペコード O P で示されるオペランドの数以下のオペランド指定子(O S 1, O S 2 ……)が示されていて、1つの命令(正式には命令語:インストラクション・ワード)が構成される。

オペランド指定子は、該当命令で使用されるオペランドの順番に並んでいて、最後のオペランド指定子のみ、終了フラッグSが「1」にセントされている。もし、オペランド指定子の数が、オペコードOPで指定されるオペランド数より少ない場合は、最後のオペランド指定子に対応するオペ

対応で示している。

第2図(B)において、オペランドの()は、()内の値をアドレスとしたメモリの内容であることを示している。

また、フォーマット中、DISPは、変位を、 IMはイミーディエット(データ直接)を示し、 添字はその大きさをピット数で示している。

更に、R・はインデックスレジスタ、R・はジエネラルレジスタを示し、Lはオペランドの大きさをパイト単位で示したものである。

第2図(B) において、そのフォーマットとオペランドの関係は、或程度理解できると思われるが、以下、簡単に説明する。

M1は、レジスタ直接のアドレス指定で、Ra で示されるジエネラルレジスタそのものが、直接 オペランドとなるものである。

M2以下は、全て、メモリをオペランドとする もので、そのアドレス計算がオペランドの欄に示 された形で行なわれる。

K2は、間接アドレス指定で、R。で示される

特開昭58-35643 (4)

ジエネラルレジスタの内容がオベランドのアドレ スとなるものである。

**私3**,5,7では、R.で示されるジェネラル レジスタの内容に、DISPで示される値が加算さ れて、これがオペランドのアドレスになつている。

ん4,6,8では、ん3,5,7で求められた
アドレスのメモリの内容が、オペランドのアドレ
スとなるものである。

M69~11は、イミーデイエットデータで、 IMs , IM10 , IM32の値そのものがオペランドとなつている。

**低12~17は、ジェネラルレジスタR。の代** りにプログラムカウンタPCが使用されることが、 **低3~8とは**異なるだけである。PCは、デコー ドするオペランド指定子の次のアドレスを保持し ている。

低18~24は、低3~8にさらにインデックレジスタRェの値が加算されることが異なり、またインデックスレジスタRェの値は、オペランドのデータ長L分乗算された値が加算される。

27かよびアドレス計算ユニット(AU)28部分がこれに対応し、Eユニット24にはオペランドフェッチュニット(OFU)29、実行ユニット(EU)30が対応している。第1図では、Iユニット23とEユニット24がパイプライン処理を行う旨述べたが、それぞれのユニットは第3図に示すように更に命令フェッチユニットIFU25、デコードユニットDU27、アドレス計算ユニットAU28、オペランドフェッチユニットOFU29、実行ユニット30に分割され、それぞれがパイプライン処理をする例を示している。

しかしながら、本願発明の要旨は、このようなパイプライン処理そのものとは直接関係ないので、パイプライン処理については詳細な説明は省略している。尚、パイプライン処理そのものは周知であるが、USP4,025,771号には、パイプライン高速信号プロセンサが示されている。

ところで、第3図において、命令フェッチュニット25は、命令を先行してフェッチするための プログラムカウンタ50を有し、命令キャッシュ これは、データ長にかかわらず、インデックス レジスタ Rx の値を、先頭からの変位としてセットできるようにするため必要となる処理である。

つまり、L(データ長を示す)を乗算することにより、インデックスレジスタR。は、データ長にかかわらず、先頭から何番目のデータであるかを示す値を入れておけばよいことになる。

例えば、インデックスレジスタR. に「10」が入つていると、これは先頭から10番目のデータで、そのアドレスは、パイトの場合は10を加算(L=1)、ワードの場合は20を加算(L=2)、ロングワード(Long Word )では40を自動的に加算し(L=4)、ユーザはデータ長にかかわらず、インデックスレジスタR. の値をセットできる。

第3図は、第1図の中央処理装置2<sub>。</sub>のより具体的なプロック構成図である。

第1図におけるIユニット23は、第3図において、命令フェッチユニット(IFU)25、アライナ(ALIG)26、デコードユニット(DU)

21より次に実行されるであろう命令を先行して 読み出す処理を行なつている。

アドレスライン100により、読み出したいアドレスが命令キャンシュ21に送られ対応する命令4パイト分がデータライン101により命令フエッチエットIFU25に送出される。

命令キャッシュ21に、対応する命令がをかつた場合は、共通バス3を介して、メモリ1から該当の命令を読み出し、この命令は命令キャッシュ21にストアされる。キャッシュの動作は周知であり、例えば、「A Guide to the IBM

System/370 Model 168」に示されている。

命令 4 バイト分が命令フェッチュニット 2 5 亿 送出されると、プログラムカウンタ 5 0 はプラス 4 (+4)され、次の命令の送出要求を命令キャ ッシュ 2 1 に出力する。

この動作は、命令フェッチュニットIFU25 内にあるパッファ(図示せず)が満杯になるまで 続けられる。

命令フエッチユニットIFU25からは、バス

特別昭58-35643(5)

1 0 3 を介して、あらかじめ読み出しておいた命 令がアライナ(ALIG) 2 6 に送出される。

アライナ 2 6 は、デコードユニット D U 2 7 からの信号線 1 0 2 に指示されたパイト数だけシフト処理を行い、パス 1 0 4 に該当の命令を送出する。

信号級102の値を適当に操作することで、バス104には第5図に示すように、命令の第1オペランド指定子処理時には、左端にオペコード OPが、続いて第1番目のオペランド指定子が並ぶように、2番目以降のオペランド指定子処理時には、1パイトのダミーをおいてオペランド指定子が配置して出力される。上記制後は、後で詳しく説明する。

デコードユニット(DU)27は、アライナ
26(ALIG)より送出されたオペコード及びオペランド指定子をデコードして、アドレス計算ユニットAU28へ下記の情報を送る。

- パス105を介してアドレッシングモードを送る。
- (4) パス108を介してインデックスレジスタRR:のアドレス、

および

(5) パス116を介してアドレス演算に使用する プログラムカウンタの値を送る。

アドレス計算ユニットAU28は、パス105 によつて示されたアドレッシングモードに従い、上記(a), (e)以外の時は、オペランドのアドレス計算を行い、パス109に計算後のアドレスを送出

一方、(a)の場合は、パス107の内容を、そのまゝパス113に送出し、(e)の場合はパス106の内容をパス109に送出する。

オペランドフェッチュニットOFU29は、上記(a), (e)以外の時は、送られたアドレスが示されているパス109の内容を、パス110に送出し、オペランドがリード時には、オペランドキャッシュ22にリード処理を要求する。

リードオペランドが、オペランドキャッシュ 2 2 からパス111 に送出されると、オペランド アドレッシングモードには、先に説明の如く、 次の(a)~(h)があり、このうち1つが指定される。

- (a): レジスタ直接 …… KL1
- (b): R a ..... 16.2
- (c): R. + DISP&17 ..... 163, 5, 7
- (d): R。+DISPインダイレクトタイプ …….

N64, 6, 8

- (e): イミーディエクト ······ /69, 10, 11
- (f): PC+DISP 817 ... 1612, 14, 16
- (g): PC+DISP インダイレクトタイプ ……
- (h):(b)~(d)でインデックス付タイプ ……

1618~24

尚 M6 1 ~ M6 2 4 は第 2 図 ( B ) に示すオペラント指定子フォーマットの M6 1 ~ 2 4 に対応している。

- (2) バス106を介して、DISPまたはイミーデ イエットデータを32ピットで送る。
- (3) バス107を介してジェネラルレジスタR。 のアドレスを送る。

フェッチュニット O F U 2 9 は、バス 1 1 2 を介 して実行ユニット E U 3 0 に、読み出されたオペ ランドを送出し、またオペランドがそろつた旨を 連絡する。

オペランドがライト時は、実行ユニット E U 3 0 からの書き込みデータが、パス 1 1 1 に出力されるまで、オペランドフェッチユニット O F U 2 9 は、アドレスをパス 1 1 0 に送出し続ける。

一方、上記(a)に対しては、オペランドフェンチュニットOFU29は、アドレス計算ユニットAU28より送出されたレジスタアドレス113により、自身が有するジユネラルレジスタ(図示せず)のアクセスを行う。(a)以外と異なるのは、メモリアクセスするか、レジスタをアクセスするかの差異のみである。

また、(e)に対しては、パス109の内容をその ままパス111に送出し、実行ユニットEU30 にオペランドがそろつた旨を連絡する。

また、実行ユニットEU30は、デコートユニットDU27からオペコードパス114を介して

#### 特開昭58- 35643 (6)

送出されたマイクロプログラムの先頭アドレスを 受信し、リード時は、パス112のオペランドを 用いて、ライト時は、オペランド(データ)をパ ス111に出力して順次、命令の処理を行う。

また、命令が分岐命令の場合は、パス115を 用いて、新たなプログラムカウンタ値を命令フェ ツチュニットIFU25のプログラムカウンタ 50や、後述するデコードユニットDU27内の DPレジスタ69にセットすると同時に、パイプ ライン処理で先行的に処理されていたオペランド の各ユニットにかける処理結果をキャンセルさせ る。

以上が、1つのオペランド指定子に対する処理 の概略で、各ユニット(25~30)は、パイプ ライン処理で、順次オペランド指定子の処理を並 列に処理していく。

次に、本発明の要旨に関係するデコードユニット 27 について、具体例を示し詳細に説明する。 第4 図は、第3 図に示すデコードユニット D U 27 の具体的な実施例を示すプロック図である。

トはオペコードレジスタ64亿セットされる。

オペコードレジスタ64の出力は、該当命令の 実行ユニットEU30のマイクロブログラムの先 顕アドレスを求めるオペコードデコードユニット 61と、該当命令のオペランドに対する情報を有 するオペランド情報ROM63に送られる。

ROM61の出力結果201は先頭アドレスレジスタ62にセツトされ、オペコードパス114 を介して、第1オペランドがオペランドフェッチュニットOFU29から実行ユニットEU30に 彼されるのに何期して、EU30に送出される。

ROM63は、例えば第6図に示す構成で、その中には、第6図に示すような情報があらかじめ入力されており、オペコードと第何番目のオペランドの処理であるかの情報をアドレスとして読み出される。

すなわち、オペコードレジスタ64に、第1パイト目がセツトされた時には、セレクタSEL 81で、パス200側が選ばれるため、オペコードをアドレスとして、その第1オペランドに関する情

DPレジスタ69は、デコードユニットDU27がデコードする命令の先頭を示しており、第1番目のオペランド指定子デコード時は、オペコードのアドレスを、第2番目以下のデコード時は、該当オペランド指定子の先頭-1のアドレスを示している。

上記アドレスは、バス102を介して第3図に示すアライナALIG 26、命令フェッチュニットIFU25に送出されているため、パス104には、第5図に示すように、1パイト目には、第1オペランド指定子の読み出しの場合は、(A)に示すように、オペコードOP、第2オペランド指定子の読み出しの場合は、(B)に示すように、ダミーのデータ、第2パイト目には、終了フラッグSを含んだオペランド指定子の先頭パイトロには、オペランド指定子のその他の情報が出力される。

パス204は、第何番目のオペランドの処理を しているかを示す情報で、本情報が全オペランド 処理終了を示している時、パス104の第1パイ

報が読み出される。

読み出された情報としては、

- (1) オペランドの属性、すなわち、リードオペランドであるか、ライトオペランドであるかの情報R/Wや、オペランドのデータ長L (パイト、ワード、ロングワード)を示す情報、
- (2) オペランドの最終であることを示すフラック、および
- (3) 同一命令の次ォペランドの情報が入つているアドレス、

#### がある。

(I)はバス105-1に出力され、アドレス計算 ユニットAU28に出力され、また(2)は、バス 203に出力され、デコード処理終了バイト数検 出器65に送出される。

また、(2),(3)の情報は、レジスタ83にラッチ された後、パス204に出力され、次のオペラン ドを読み出すアドレスとして使用される。

(2)の情報のラッチ情報が、セレクタ81の選択

特別昭58- 35643 (フ)

端子 S に入力されるため、(2)の情報が " 1 "の場合は、オペコードレジスタ 6 4 の内容 ( 2 0 0 )が使用され、" 0 "の場合は(3)の情報が使用される。

一方、パス104の中で、終了フラングSを示す信号線205は、デコード処理終了パイト数検出器65に送出される。

また、オペランド指定子の先頭7ビットは、パス206により、オペランド指定子デコーダ66に送られる。7ビットの情報によりオペランド指定子のデコードを行うが、その例を第7図により、説明する。

たとえば、第2図(B)の M3 に示す(R。+DISP。)の オペランド指定子が送られると、第7図(A)のように上位7 ビットの中の更に3 ビットが010であることを検出して、下記情報が出力できる。

- (1) 2パイト長のオペランド指定子であること、
- (2) パス208の内容をパス106へ出力する 場合、DISPの桁合せを行うため3パイトの
- (5) R。の情報は、オペランド指定子の2パイト目の下位4ビットに存在すること、 の5つである。

以上2つの例につき示したがこれらをまとめて みると次のようになる。

オペランド指定子デコーダ 6 6 は、送られてき たオペランド指定子をデコードし、次にあげる情 報をそれぞれ出力する。

- (1) パス215へは、オペランド指定子の長さをパイト単位で出力する。例えば、第2図(B) の M 3 のオペランド指定子で、(R<sub>0</sub>+DISP<sub>4</sub>) のオペランド指定子が送られてきた時は、 \*2 "を出力する。
- (2) パス211へは、デイスブレースメント (DISP)/イミーディエット(IM)データ用ア ライナ67に対するシフトバイト数を出力す

例えば、(R。+ DISP。) のオペランド指 定子の場合は、第7図(A) に示した如く3 パイト右ンフトを、(R。+ DISP。2) の場合 右シフトが必要であること、

- (3) DISP値として4パイト化を図るため、上位3パイトについてはDISP。の最上位ビットを符号拡張して出力すること、
- (4) R. + DISPでもつてオペランドのアドレ スが計算できること、
- (5) · R. の情報は1パイト目の下位4ビットに存在すること、

の5つである。同様に、第2図(B)のル7の(R<sub>4</sub>+DISP<sub>32</sub>)が送られてくると、第7図(B)に示すように上位7ビットが1110110であることを検出して、下記情報が出力できる。

- (1) 6パイト長のオペランド指定子であること、
- (2) バス 2 0 8 の内容をパス 1 0 6 へ出力する 場合、 DISPの桁合せを行うため 1 パイト左 シフトが必要であること、
- (3) DISPは32ビット全てが指定されている ためそのまま出力しなければならないこと、
- (4) R。+DISPでもつてオペランドのアドレスが計算できること、

は、第7図(B)に示した如く1パイト左シフトを指示する。

(3) バス212へは、アライナ67に対するマ ー スクバイトの指示データを出力する。

これは、アライナ 6 7 に対し、バス106 に出力する 4 パイトのデータ中、上位 2 パイト、又は 3 パイトのマスクを指示することで、 1 パイトや 2 パイトの DISP, IM 情報の符 号拡張による 4 パイト化を図るためのものである。

これは、DISP。の時、上3パイトには DISP。の符号ピットを拡張して入れておか ないと、32ピットの正常なアドレス計算が できないからである。(パス212はその指 定のためのもの) (4) パス105-2へはアドレツシングモードを出力し、これによつてアドレス計算ユニットAU28の動作モードを指示する。

アドレッシングモードについては、第3図のアドレス計算ユニットAU28の説明に関連して、(a)~(h)の8つのモードがあることを既に説明した。

(5) パス216へはジエネラルレジスタR。の存在する位置が、1パイト目か2パイト目かを示す情報を出力する。

(R.+DISP。)時は1パイト目、(R.+ +DISP。)時は2パイト目が指示される。

一方、パス108へは、オペランド指定子の中 のインデックスレジスタR:の部分を出力する。

また、セレクタ68は、信号216で指定されたジェネラルレジスタR。の存在する位置(1パイト目か2パイト目かの信号)によつて、R。に対応する部分(パス207の内容或いはパス210の内容)をパス107へ出力する。

アライナ57は、前述したように、オペランド

E = 1 であれば、
DPINCs = 0 Ss
これ以外で、S = 0 であれば、
DPINCs = 0 Ss - 1
また、S = 1 であれば
DPINCs = 0

すなわち、

- (I) オペランドの終了フラングEが"1"の場合 は、該当命令の処理は終了したため、次の命令 の先頭をさすように、DPレジスタ 6 9 がオペ ランド指定子のバイト数分(OS<sub>1</sub>)加算される よう信号線 2 1 4 に出力される。
- (2) (1)でなく、また終了フラツグSがセットされていない場合は、次のオペランド指定子が1パイトのダミーを先頭パイトにおいて、パス104に出力させるため、(オペランド指定子のパイト数: OS: ) -1 の値が加算されるよう信号線214に出力される。
- (3) (i)でなく、また終了フラッグS がセットされている場合は、DPレジスタ 6 9 が、そのまゝ

指定子の2パイト目から7パイト目までがパス208によつて与えられるため、信号線211で与えられたシフト数だけシフト処理を行い、且つ信号線212で与えられたマスク部に対しては、符号の拡張を行い、パス106に4パイトのデータとして出力する。

これらは、第7図(A), (B) に示した通り である。デコード処理終了バイト数検出器 6.5 に ついて説明する。

との部分は、本発明になる不定長命令(Sビット付加したもの)を扱う場合の要部でもある。

デコード処理終了バイト教検出器65には、前述した如く、オペランド終了フラッグEを示す信号線203、オペランド指定子のストップビットSを示す信号線205及びオペランド指定子のバイト数(OSェ)を示す信号線215の3つの信号線が入力されており、信号線214へは、次のオペランド指定子のアドレスを示すため、DP69の加算値DPINC。をバイト単位で出力する。との場合のアルゴリズムは次の通りである。

の値をとるよう、 \* 0 \* が出力される。これに よつて、同一のオペランド指定子を、次のオペ ランドに対する処理にも使用することになり、 同一のオペランドが繰返し使用されることにな る。

第8図は、デコード処理終了パイト数検出器 65における上記アルゴリズムを実現するハード ウエア構成を示している。

つまり、E=1 の場合は、出力ゲート 301 が 開き、バス 214 にはバス 215 の内容 08 が 出力され、E=0 の時は、8=0 のとき出力ゲート 303 が開き、08 -1 を出力し、また 8=1 のとき出力ゲート 302 が開き、"0"が出力されるようになつている。

本発明においては、Eが"1"の時、Sビットが"1"でなければ、オペランド数より多いオペランド指定子が有ることを意味し、これをエラーとして検出しようとするものである。第8図ではアンドゲート304がオンとなり信号105~3を出力し、アドレス計算ユニットAU28に対し、

該当エラー発生を連絡するようになつている。

アドレス計算ユニットAU28では、信号105-3を以下のユニット(オペランドフェッチユニットOFU29)に連絡し、最終的に実行ユニットEU30にエラー発生が連絡されるようになつている。

尚第8図において、304,305はインパータ、306,307はアンドゲート、308は減算器である。

加算器 7 1 は、現在の D P レジスタ 6 9 の値と、信号線 2 1 4 の値を加算し、セレクタ 7 0 を介して、 D P レジスタ 6 9 にセットすることで次のオペランド指定子のアドレスをパス 1 0 2 に出力することが可能となる。これにより、アライナALIG 2 6 は、次のオペランド指定子を第 5 凶(A),(B)に示すフォーマットでパス 1 0 4に出力できる。

一方、セレクタ70によつて、パス115の内容を選択してDPレジスタ69にセットすることで前述した分岐命令におけるDPレジスタ69の

繰返しデコードすることによりこれを実現しているが、これ以外にもデコードユニットから実行ユニットEU30に特別な信号を送り、先に求められたオペランドを繰返し利用するように指示してもよい。

#### 図面の簡単な説明

変更も可能となる。

尚加算器 7 2 は、DPレジスタ69の値に、該当オペランド指定子の長さを示す信号線 2 1 5 の値(OSa)を加え、さらにキャリー入力"1"を加えることで、デコードしているオペランド指定子の次のアドレスをパス116に出力する。

アドレス計算ユニット A U 2 8 は、パス 1 1 6 の内容をアドレス計算に使用するプログラムカウンタ P C の値として利用する。


このように、本発明によれば、オペランド数と 指定子 オペラントの個数の合理性チェックを行うことに より、エラー検出率を向上させることができる。

尚上記実施例においては、終了フラックSはオペランド指定子の最上位ピットに付加されているが、必ずしもこの部分に限定する必要はなく、オペランド指定子のどこかに終了フラックを設ければよい。

また、同一のオペランドを複数回繰返し、利用 するのに、上記実現例では、DPレジスタ 6 9 の 内容を更新させずに、同一のオペランド指定子を


2 7 ··· デコードユニット、 6 1 ··· オペコードデコードユニット、 6 3 ··· オペランド情報 R O M 、 6 5 ··· デコード処理終了バイト数検出器、 6 6 ··· オペランド指定子デコーダ。

代理人 弁理士 髙橋





第 2 図 (B)


NO. フォーマット	オペランド
1 5000 Rn	Rn
2 500/ Rn	(Rn)
3 Sold Rn DIAP	(Rnt DISPs)
4 SOII RN DISPL	((Rn+DISPy)
5 3100 Rm DISPIS	(RA+DISA6)
6 S 101 Rn DISP16	((RM+DISPIG))
7 \$ 1110110 - RA DISPA	(Rn+DISPx)
8 31110111 - Rn DISP32	(Rn+ DLSP32)
9 5/11 0000 IMS	I Ma
10 3 111 000/ IM16	IMIG
// 3///00/0 IM32	I My2
12 \$111 1010 DISE	(PC+DISP8)
13 SIII 1011 DISP	((PC+DISP*))
14 S 1/1 /100 DISPIG	(PC+DLSP16)
15 5 111 1101 PLSPIE	((PC+DISPIG))
16 S 111 1110 DI 8Pm	(PC+DL3P32)
17 S 111 /111 DISP 22	((PC+DISP32))
18 S110 0001 RZ Rn	(RntRx.L)
19 3110 0010 Rx Rn DISA	(RM+DISP+TRX.L
20 S 110 0011 Rx Rn DISP	((Rn+DISPs)+Rx-
21 S 110 0100 RZ Rn DISPIL	(RH+DISPIG+RX-L
22 S110 0101 Rx Rn DISPIA	(( Rn +DL&P16)+Rx - L
23 S 110 0110 RX RA DISP12	(Rn+DISP32+Rx
24 SUO OUI RX RA DISPA	(Rnt DL3P2)+Rx





報用258- 35643 (11)











# 第1頁の続き

⑩発 明 者 井手寿之

日立市大みか町5丁目2番1号 株式会社日立製作所大みか工場 内

⑫発 明 者 加藤猛

日立市大みか町5丁目2番1号 株式会社日立製作所大みか工場 内

@発 明 者 中西宏明

日立市大みか町5丁目2番1号 株式会社日立製作所大みか工場 内

⑩発 明 者 河上哲也

日立市幸町3丁目2番1号日立 エンジニアリング株式会社内

①出 願 人 日立エンジニアリング株式会社 日立市幸町3丁目2番1号 DOCKET NO: <u>P2001,0304</u>

SERIAL NO: 10/694,591

APPLICANT: Hartlieb et al.

LERNER AND GREENBERG P.A.

P.O. BOX 2480

HOLLYWOOD, FLORIDA 33022

TEL. (954, 325-1100